新的自组装技术可能导致较小的微芯片图案

这些扫描电子显微镜图像通过团队的新方法显示了细线的制造顺序。首先，通过传统的电子束处理（顶部）产生一系列线。添加嵌段共聚物材料和面漆导致线（中心）的四倍。然后将面漆蚀刻掉，留下暴露的细纹的新图案（底部）。

使用自组装技术，其中称为嵌段共聚物的材料被第二种聚合物覆盖，科学家们已经发现了一段时间已知的制造较小微芯片图案的简单方法。

在过去的几十年中，微芯片制造商一直在寻求在他们的微芯片中进行导线和组件模式的方法进行追求，以便将更多它们适合在单个芯片上，从而继续更快地进展更强大的计算机。最近，这种进展变得更加困难，因为制造过程抵抗涉及例如用于创造模式的光的波长的基本限制。

现在，麻省理工学院和芝加哥的研究人员已经发现了一种方法可以突破其中一些限制，并且可以使用可以轻松地用标准制造的批量生产的过程来生产一些最窄的电线各种设备。

新的调查结果本周在自然纳米技术杂志上报告，邮政编码汉基，研究生Priya Moni，以及Karen Gleason教授，所有在麻省理工学院，并由Postdoc Hyo Seon Suh，Paul Nealey教授和其他三位在芝加哥大学和阿隆纳国家实验室。虽然存在可以实现这种良好线路的其他方法，但团队说，这些都不是对大规模制造业的成本效益。

新方法使用自组装技术，其中称为嵌段共聚物的材料被第二聚合物覆盖。它们通过首先加热前体沉积在表面上，使其蒸发，然后使其冷凝在冷却器表面上，就像在炎热的一天的冷饮玻璃外面的水凝结一样。

“人们总是想要更小和更小的模式，但实现这一点越来越贵，”艾森德的副总比提是亚历山大和I.迈克尔卡德（1960）化学工程教授。今天，通过扫描芯片表面上的电子或离子横梁，通过扫描一系列的图像线的产生小于约22纳米的特征的方法（亿米）的制造方法通常需要通过线路扫描图像线 - 一个非常慢的过程，因此实现昂贵大规模。

新进程使用两种现有方法的新颖集成。首先，使用标准光刻技术在芯片表面上产生线的图案，其中光通过放置在芯片表面上的负掩模闪烁。这种表面化学蚀刻，使得照明的区域溶解离开，使它们之间的空间留成电路的部件的导电“线”。

然后，一种称为嵌段共聚物的材料层 - 通过旋涂溶液来形成两种不同的聚合物材料的混合物，其自然地分离成交替层或其他可预测图案。嵌段共聚物由链状分子组成，每个分子由两种不同的聚合物材料组成，其端到端连接。

“一半是友好的油，另一半是友好的水，”金解释道。“但是因为他们完全粘合，他们有点困难。”两条链的尺寸是预先确定层或其他图案的尺寸，它们将自己组装成沉积时。

最后，使用化学气相沉积（CVD）在其他上沉积顶部的保护性聚合物层。事实证明，这款顶部外套是该过程的关键：它限制了嵌段共聚物自组装的方式，强迫它们形成到垂直层中而不是水平层，就像其侧面的层饼一样。

底层的光刻图案导向这些层的定位，但是共聚物的自然趋势使得它们的宽度远小于基线的宽度。结果表明，现在有四条（或更多，取决于化学）线，它们中的每一个都是宽，代替每个原始的线。光滑层“控制所得更精细的线路的方向和对齐”，解释了Moni。

因为顶部聚合物层可以另外图案化，因此可以使用该系统根据微芯片的互连所需的方式建立任何类型的复杂图案化。

大多数Microchip制造设施使用现有的光刻方法，并且CVD过程本身是一个很好的额外步骤，可以相对容易地添加。因此，实现新方法可以比制作更精细的线条的其他提出的方法更直接，例如使用极端紫外线，这需要开发新的光源和新镜片来聚焦光。随着新方法，Gleason说：“你不需要改变所有这些机器。以及所涉及的一切都是知名的材料。“

“能够创建具有聚合物的亚10纳米特征是纳米制造地区的主要进展，”密歇根大学化学工程教授Joerg Lahann说，该工作没有参与这项工作。“这一过程的质量和稳健性将从纳米透析到纳米型，打开一个完全新的应用领域。”

Lahann补充道，“这项工作是这些研究人员以前研究的巧妙延伸。他们可以证明任意结构的事实突出了这项新技术的质量和多功能性。“

该团队还包括芝加哥大学和阿尔冈国家实验室的石寿熊，以及赤尼斯·奥戈拉和阿尔冈州的伊顿Zaluzec。该工作得到了国家科学基金会和美国军队研究办公室，通过麻省理工学院的士兵纳米技术研究所支持。

出版物：Hyo Seon Suh，等，“通过嵌段共聚物膜的定向自组装具有气相沉积面涂层的”亚10-nm，“自然纳米技术（2017）DOI：10.1038 / nnano.2017.34