时间:2023-03-20 17:09:03来源:搜狐
今天带来英特尔cpu封装「npn晶体管工艺步骤」,关于英特尔cpu封装「npn晶体管工艺步骤」很多人还不知道,现在让我们一起来看看吧!
来源:内容由半导体行业观察(ID:icbank)编译自Intel,谢谢。
1965 年,英特尔联合创始人戈登·摩尔预测,芯片上的晶体管数量大约每两年翻一番,成本上升幅度很小。这一预测被称为摩尔定律,如图 1 所示。器件上的晶体管或组件越多,每个器件的成本就会降低,而每个器件的性能就会提高。
图 1:“将更多组件塞进集成电路”的原始图表
在过去两年中,由 COVID-19 大流行引发的世界数字化速度飙升,而半导体行业及其创新促成了这种增强的转型。
英特尔首席执行官 Pat Gelsinger 分享道:“技术对人类来说从未像现在这样重要。一切都在变得数字化,而我们拥有四个关键的superpowers。” 分别是无处不在的计算、云到边缘的基础设施、无处不在的连接和人工智能——这将超越和改变世界。
目前,我们认为对计算的需求没有尽头,更多的计算继续推动行业进行更多创新。例如,世界每天产生近 270,000 PB的数据。我们预计,到本十年末,我们所有人平均将拥有 1 petaflop的计算量和 1 PB 的数据,距离不到 1 毫秒. 这种对计算能力越来越强的需求是推动行业保持摩尔定律步伐的动力。
40 多年来,英特尔工程师不断创新,将越来越多的晶体管挤入更小的芯片上,以保持摩尔定律的步伐。在 2010 年代中后期,业界曾多次预测“摩尔定律已死”。套用一句名言,我觉得摩尔定律消亡的报道被夸大了。创新并未消亡,我们将一如既往地通过创新——工艺创新、封装创新和架构创新来维持摩尔定律。一如既往,这将是一个挑战——英特尔将迎接挑战。
图 2:随时间推移的晶体管创新
今日创新:制程
英特尔在追求摩尔定律的基础工艺创新方面有着悠久而丰富的历史,如图 2 所示。在芯片上的特征缩小到原子尺寸的过程中,英特尔工程师和科学家不断面临挑战——然后克服。凭借高 k 金属栅极技术、三栅极 3D 晶体管和应变硅等发明,英特尔始终如一地提供突破性技术,以跟上摩尔定律的步伐。到 2000 年代后期,随着物理尺寸的不断缩小,业界意识到需要其他创新领域来跟上步伐,包括材料科学、新工艺架构和设计技术协同优化 (DTCO)。
英特尔下一个伟大的架构创新是 RibbonFET,这是我们实现的环栅 (GAA) 晶体管,这将与Intel 20A工艺 一起推出。RibbonFET 代表了我们自 FinFET 以来的第一个新晶体管架构。RibbonFET 在更小的占位面积内以相同的驱动电流提供更快的晶体管开关速度。同时,我们还提供业界首个背面供电架构 PowerVia。以前,电源来自芯片顶部,并与信号互连“竞争”。通过分离电源和信号,您可以更有效地使用金属层,因为需要做出的权衡更少。这会提高性能。下一代极紫外 (EUV) 光刻技术,即高数值孔径或“High NA”,进一步提高了分辨率并减少了误差,通过增加设计规则的灵活性来降低流程复杂性。英特尔与 ASML 和其他生态系统合作伙伴密切合作,率先将这项技术投入大批量生产。
这些例子只是开始。在 Intel 20A 和 Intel 18A 引入RibbonFET 和 PowerVia 之后,英特尔新的后续工艺节点已经在开发中,这些工艺在功率、性能和密度方面提供了额外的收益。这些收益是通过多项创新实现的,包括后端金属电阻和电容的改进、晶体管架构和库架构的改进。正如我们在 2021 年 7 月所说,随着我们实施这些创新和其他创新,我们预计到 2024 年实现晶体管性能比,到 2025 年则能实现领先地位。
图 3:随时间推移的封装创新
今日创新:封装
封装的作用及其对摩尔定律缩放的贡献正在演变。直到 2010 年代,封装的主要作用是在主板和硅片之间路由电源和信号,并保护硅片。那个时代的每一次演变——从引线键合和引线框架封装,到陶瓷基板上的倒装芯片技术,再到有机基板的采用和多芯片封装的引入——都带来了连接数量的增加。这些连接支持硅中的更多功能,这是摩尔定律缩放所需的。封装是实现摩尔定律好处的载体。(参见图 3。)
展望未来,随着我们进入先进封装时代,我们看到我们的封装带来了晶体管密度的提升。甚至 Gordon 本人也理解封装的重要性,并在他的原始论文中说:“用单独封装和互连的较小功能构建大型系统可能会更经济。” 随着我们进入高级封装时代,这些 2D 和 3D 堆叠技术为架构师和设计师提供了进一步增加每个器件的晶体管数量的工具,并将有助于摩尔定律所需的微缩。
例如,我们的嵌入式多芯片互连桥 (EMIB) 技术允许设计人员再次套用 Gordon 的话——在封装中“塞入更多晶体管”。这使设计人员能够远远超过单片硅的尺寸限制。EMIB 还支持在一个封装中使用来自不同工艺节点的硅片,从而允许设计人员为该特定 IP 选择最佳工艺节点。英特尔的 Foveros 技术建立了业界第一个有源逻辑硅堆叠能力,创造了在三维空间中添加逻辑晶体管的能力。这两项成就都代表了我们如何在每个封装中提供越来越多的晶体管的方式发生了显着变化。结合起来,这些技术可以实现前所未有的集成水平。例如,老桥,
我们即将推出的 Foveros 演进——Foveros Omni 和 Foveros Direct——提供了新的扩展、新的互连技术和新的混合搭配功能。
Foveros Omni 进一步将互连间距扩大到 25 微米,并增加了多个基础芯片的选项。与 EMIB 相比,密度大约增加了 4 倍,同时也扩展了我们混合和匹配基础瓷砖的能力。
Foveros Direct 引入了无焊直接铜对铜键合,可实现低电阻互连和亚 10 微米凸点间距。由此产生的互连能力为功能性芯片分区开辟了新的视野,这是以前无法实现的,并且能够垂直堆叠多个有源硅层。随着这些技术(和其他技术)进入市场,会给芯片设计师维持摩尔定律提供支持。
图 4:主要研究领域
天的创新:组件研究
正如我之前提到的,我相信创新以及最终用户的需求推动了摩尔定律的发展。英特尔的组件研究专注于三个关键研究领域(参见图 4),为未来更强大的计算提供基本构建模块。我们正在进行一整套研究,这让我们有信心在未来十年或更长时间内保持摩尔定律。推动摩尔定律的未来创新仅限于我们的想象力。
最近,在 2021 年 IEEE 国际电子设备会议 (IEDM) 上,我们概述了未来创新的几个领域。
我们研究的一个重点是在同一领域提供更多晶体管的扩展技术。这包括创新的光刻技术进步,例如分子定向自组装 (DSA),以提高线边缘粗糙度和边缘放置精度. 我们还研究只有几个原子厚的新型材料,以制造更薄的晶体管,从而缩小它们的整体尺寸。
除了这些创新之外,我们正在建立可行的能力,可以将晶体管垂直堆叠在同一块硅片上,或者使用先进的封装技术(如混合键合和不断减小的垂直界面间距)作为小芯片。以新材料、晶体管架构创新、光刻技术突破和封装发明为自由度,设计师只会受限于他们的想象力。
随着我们通过扩展实现更强大的计算,我们需要为硅带来新的功能并扩展其极限。通过集成新材料,我们可以更高效地提供电力并满足对内存的更大需求。我们还在研究铁电和反铁电材料,它们可以根据不同类型的物理特性保持其电荷状态,而无需依赖低泄漏晶体管。我们发明了一种基于铁电材料独特物理特性的新型存储器架构,通过使用一个具有多个并联电容器的存取晶体管来显着提高位密度。铁电存储器是高速缓存和主存储器之间嵌入式密集存储器层的有力候选者。
我们也在拥抱量子领域,不仅仅是以量子计算的形式,而是通过探索物理和材料科学中的新概念,这些概念有朝一日可能会彻底改变世界的计算方式。摩尔定律的长期发展需要克服当前基于 CMOS 计算的功耗要求的指数增长. 为了继续,将需要在环境室温下扩展在材料(称为量子材料)中使用量子效应的超低功耗解决方案。
在 2021 年的 IEDM 上,我们报告了超越 CMOS 器件研究的一个巨大里程碑:磁电自旋轨道逻辑器件的首次功能演示,其读写组件在室温下正常工作。自旋轨道输出模块和磁电输入模块都集成在器件中,通过施加的输入电压实现磁化状态反转。凭借其实现更高功能多数门(与 NAND 和 NOR 相比)的能力,形成超低功耗多数门的三个 MESO 器件可以实现 1 位加法器,否则需要 28 个 CMOS 晶体管。
图 5:摩尔定律每个器件的晶体管数量:过去、现在、未来
综上所述
摩尔定律预测每个器件的晶体管数量将每两年翻一番。摩尔定律一直是由创新驱动的。图 5 展示了我们回顾过去、现在和未来时每个器件的晶体管数量。在最初的 40 年里,收益主要来自我们制程中的创新。
展望未来,收益将来自工艺和封装方面的创新。我们的工艺将继续实现历史性的密度改进,而我们的 2D 和 3D 堆叠技术为架构师和设计师提供更多工具来增加每个设备的晶体管数量。
当我们期待诸如 High NA、RibbonFET、PowerVia、Foveros Omni 和 Direct 等创新技术时,我们看到创新没有尽头,因此摩尔定律也没有尽头。
总而言之,当我们考虑所有各种工艺和先进封装创新时,有许多选择可以继续按照客户要求的节奏将每个器件的晶体管数量翻倍。只有当创新停止时,摩尔定律才会停止,而英特尔在工艺、封装和架构方面的创新继续有增无减。
到 2030 年,我们仍然坚定地希望在单个设备中提供大约 1 万亿个晶体管。
★ 点击文末【阅读原文】,可查看本文原文链接!
*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2954内容,欢迎关注。
晶圆|集成电路|设备|汽车芯片|存储|台积电|AI|封装
原文链接!
声明:文章仅代表原作者观点,不代表本站立场;如有侵权、违规,可直接反馈本站,我们将会作修改或删除处理。
图文推荐
2023-01-16 12:37:52
2023-01-13 17:30:49
2023-01-01 10:53:04
2023-01-01 10:47:31
2023-01-01 10:17:20
2023-01-01 10:11:57
热点排行
精彩文章
2023-01-01 09:47:20
2023-01-01 09:41:40
2023-01-01 08:53:19
2022-12-31 19:05:28
2022-12-31 18:47:03
2022-12-31 18:41:02