电路的调试「常见电路简单故障的分析与排除」

今天带来电路的调试「常见电路简单故障的分析与排除」，关于电路的调试「常见电路简单故障的分析与排除」很多人还不知道，现在让我们一起来看看吧！

紧迫的时间表有时会让工程师忽略除了 VIN、 VOUT和负载要求等以外的其他关键细节，将PCB应用的电源设计放在事后再添加。遗憾的是，后续生产PCB时，之前忽略的这些细节会成为难以诊断的问题。例如，在经过漫长的调试过程后，设计人员发现电路会随机出现故障，比如，因为开关噪声，导致随机故障的来源则很难追查。

《应用电路板的多轨电源设计》专题分两部分讨论——

第一部分主要介绍在设计多轨电源时可能会忽略的一些问题，着重介绍策略和拓扑；第二部分重点讨论功率预算和电路板布局的细节，以及一些设计技巧。

许多应用电路板都使用电源来偏置多个逻辑电平，本专题文章将探讨多电源电路板解决方案，旨在实现首次即正确的设计拓扑或策略。

第一部分：策略和拓扑

对于特定的电源设计，可能有多种可行的解决方案。在下面的示例中，我们将介绍多种选择，例如单芯片电源与多电压轨集成电路(IC)。我们将评估成本和性能取舍。探讨低压差(LDO)稳压器与开关稳压器（一般称为降压或升压稳压器）之间的权衡考量。还将介绍混合方法（即LDO稳压器和降压稳压器的混合与匹配），包括电压输入至输出控制(VIOC)稳压器解决方案。

在本部分中，我们将分析开关噪声，以及在开关电源设计无法充分滤波时，PCB电路会受哪些影响。从总体设计角度来看，还需考虑成本、性能、实施和效率等因素。

例如，如何根据给定的一个或多个电源实现多电源拓扑优化设计？我们将藉此深入探讨设计、IC接口技术、电压阈值电平，以及哪类稳压器噪声会影响电路。我们将分析一些基本逻辑电平，例如5 V、3.3 V、2.5 V和1.8 V晶体管-晶体管逻辑(TTL)、互补金属氧化物半导体(CMOS)，及其各自的阈值要求。

本部分还会提及正发射极耦合逻辑(PECL)、低压PECL(LVPECL)和电流模式逻辑(CML)等先进逻辑，但不会详细介绍。这些都是超高速接口，对于它们来说，低噪声电平非常重要。设计人员需要知道如何避免信号摆幅引起的这些问题。

在电源设计中，成本和性能要求并存，所以设计人员必须仔细考虑逻辑电平和对干净电源的要求。在公差和噪声方面，通过设计实现可靠性并提供适当裕量，也可以避免生产问题。

设计人员需要了解与电源设计相关的权衡考量：哪些可实现？哪些可接受？如果设计达不到要求的性能，那么设计人员必须重新审视选项和成本，以满足规格要求。例如，多轨器件（例如 ADP5054）可以在保持成本高效的同时提供所需的性能优势。

# 典型设计示例

我们先来举个设计示例。图1显示将12 V和3.3 V输入电源作为主电源的电路板框图。主电源必须降压，以便针对PCB应用产生5 V、2.5 V、1.8 V，甚至3.3 V电压。如果外部3.3 V电源能够提供足够的电源和低噪声，那么可以直接使用3.3 V输入电轨，无需额外调节，以免产生额外成本。如果不能，则可以使用12 V输入电轨，通过降压至PCB应用所需的3.3 V来满足电源要求。

图1.需要多轨电源解决方案的应用电路板概览

# 逻辑接口概述

PCB一般使用多个电源。IC可能仅使用5 V电源；或者，它可能要求多个电源，输入/输入接口使用5 V和3.3 V，内部逻辑使用2.5 V，低功耗休眠方式使用1.8 V。低功耗模式可能始终开启，用于定时器功能、管理等逻辑，或用于中断时启用唤醒模式，或者用于IRQ引脚，以启用IC功能并为其供电，也就是5 V、3.3 V和2.5 V电源。这些或其中部分逻辑接口通常都在IC内部。

图2显示了标准逻辑接口电平，包括各种TTL和CMOS阈值逻辑电平，以及它们可接受的输入和输出电压逻辑定义。在部分中，我们将讨论何时将输入逻辑驱动至低电平（用输入电压低 (VIL)表示），何时驱动至高电平（用输入逻辑电平高 VIH表示）。我们将重点分析VIL，即图2中标记为“Avoid”的阈值不确定区域。

图2.标准逻辑接口电平

在所有情况下，必须考虑±10%的电源公差。图3显示了高速差分信号。本文将着重探讨图2所示的标准逻辑电平。

图3.高速差分逻辑接口电平

# 开关噪声

未经过充分滤波时，开关稳压器降压或升压电源设计可能产生几十毫伏至几百毫伏的开关噪声，尖峰可能达到400 mV至600 mV。所以，了解开关噪声是否会给使用的逻辑电平和接口造成问题非常重要。

# 安全裕度

为确保提供合适的安全裕度，实现可靠的PSU，一条设计经验法则是采用最糟糕情况下的–10%公差。例如，对于5 V TTL，0.8 V的VIL变成0.72 V，对于1.8 V CMOS，0.63 V的VIL变成0.57 V，阈值电压(VTH)也相应降低（5 V TTL VTH = 1.35 V，1.8 V CMOS VTH = 0.81 V）。开关噪声(VNS)可能为几十毫伏到几百毫伏。此外，逻辑电路本身也会产生信号噪声(VN)，即干扰噪声。总噪声电压(VTN = VN VNS)可能在100 mV至800 mV之间。将VTN添加至标称信号中，以生成总信号电压(VTSIG)：实际的总信号(VTSIG = VTSIG VTN)会影响阈值电压(VTH)，进一步扩大了avoid区域。VTH区域内的信号电平是不确定的，在该区域内，逻辑电路可以任意随机翻转；例如，在最糟糕的情形下，会错误触发逻辑1，而不是逻辑0。

# 多轨PSU注意事项和提示

通过了解接口输入和IC内部逻辑的阈值电平，我们现在知道哪些电平会触发正确的逻辑电平，哪些会（意外）触发错误的逻辑电平。问题在于：要满足这些阈值，电源的噪声性能需要达到什么水平？低压差线性稳压器噪声很低，但在高压降比下却并不一定高效。开关稳压器可以有效降压，但会产生一些噪声。高效低噪的电源系统应包含这两种电源的组合。本文着重介绍各种组合，包括在开关稳压器后接LDO稳压器的混合方法。

# （在需要时）最大化效率和最小化噪声的方法

从图1所示的设计示例可以看出，为了充分提高5 V稳压的效率并尽可能降低开关噪声，需要分接12 V电路并使用降压稳压器，例如 ADP2386。从标准逻辑接口电平来看，5 V TTL VIL 和 5 V CMOS VIL 分别是0.8 V和1.5 V，仅使用开关稳压器时，也具备适当的裕度。对于这些电轨，通过使用降压拓扑可实现效率较大化，而开关噪声则低于采用5 V（TTL和CMOS）技术时的 VIL。通过使用降压稳压器（例如图4a所示的ADP2386配置），效率可以高达95%，如ADP2386的典型电路和效率曲线图所示（见图4b）。如果在此设计中使用噪声较低的LDO稳压器，从VIN到VOUT的7 V压降会导致消耗大量内部功率，一般表现为产生热量和损失效率。为了以少量额外成本实现可靠设计，在降压稳压器后接LDO稳压器来产生5 V电压也是一项额外优势。

图4.ADP2386的(a)典型电路和(b)效率曲线图

2.5 V和1.8 V CMOS的 VIL 分别是0.7 V和0.63 V。遗憾的是，此逻辑电平的安全裕度尚不足以避免开关噪声。要解决此问题，有两种方案可选。第一种：如果图1所示的外部3.3 V电源具备足够功率且噪声极低，则分接这个外部3.3 V电源，并使用线性稳压器（LDO稳压器），例如 ADP125 （图5）或 ADP1740 来获得2.5 V和1.8 V电源。注意，从3.3 V到1.8 V有1.5 V压降。如果此压降会导致问题，则可以使用混合方法。第二种：如果外部3.3 V电源的噪声不低，或不能提供足够功率，则分接12 V电源，通过降压稳压器后接LDO稳压器来产生3.3 V、2.5 V和1.8 V电源；混合方法如图6所示。

图5.典型的ADP125应用

图6.使用ADP2386和ADP1740组合的混合拓扑

加入LDO稳压器会稍微增加成本和板面积以及少量散热，但要实现安全裕度，有必要作出这些取舍。使用LDO稳压器会小幅降低效率，但可以通过保持 VIN 至 VOUT 的少量压降，使这种效率降幅达到低点：3.3 V至2.5 V，保持0.8 V，或3.3 V至1.8 V，保持1.5 V。可以使用带VIOC功能的稳压器尽可能提高效率和瞬变性能。VIOC可以调节上游开关稳压器的输出，从而在LDO稳压器两端保持合理的压降。带VIOC功能的稳压器包括 LT3045、 LT3042 和 LT3070-1。

LT3070-1是一款5 A、低噪声、可编程输出、85 mV低压差线性稳压器。如果必须使用LDO稳压器，则存在散热问题，其中功耗= VDROP × I。例如，LT3070-1支持3 A，稳压器两端的功率降幅（或功耗）典型值为3 A × 85 mV = 255 mW。相比压差为400 mV，输出电流同样为3 A，功耗为1.2 W的一些典型LDO稳压器，LT3070-1的功耗仅为其五分之一。

或者，我们可以使用混合方法，以牺牲成本为代价来提高效率。图6中效率和性能均得到优化，其中先使用降压稳压器(ADP2386)将电压降至允许的最低电压，尽量提高效率，后接一个LDO稳压器(ADP1740)。

此练习提供一个通用设计示例，用于显示一些拓扑和技术。但是，也不能忘记考虑其他因素，例如IMAX、成本、封装、压降等。

也提供低噪声降压和升压稳压器选项，例如 Silent Switcher regulators，它具备极低的噪声和低EMI。例如，从性能、封装、尺寸和布局区域来看， LT8650S 和 LTC3310S 具有成本高效特性。

# 封装、功率、成本、效率和性能取舍

量产PCB设计通常要求使用紧凑的多轨电源，以实现高功率、高效率、出色的性能和低噪声。例如，ADP5054四通道降压稳压器为FPGA等应用提供高功率(17 A)单芯片多轨电源解决方案，如图7所示。整个电源解决方案约41 mm × 20 mm大小。ADP5054本身的大小仅为7 mm × 7 mm，可以提供17 A总电流。要在紧凑空间内实现极高的功率电平，可以考虑使用ADI的 µModule regulators，例如 LTM4700，可以在15 mm × 22 mm的封装大小内提供高达100 A电流。

图7. 适合FPGA应用的ADP5054单芯片多轨电源解决方案

图8. ADP5054原理图

第二部分：布局技巧

电源设计可以分为三个阶段：(A)设计策略和IC选择，(b)原理图设计、仿真和测试，以及(c)器件布局和布线。在(a)设计和(b)仿真阶段投入时间可以证明设计概念的有效性，但真正测试时，需要将所有一切组合在一起，在测试台上测试。在部分中，我们将直接跳到步骤(c)，因为目前已有大量资料介绍ADI的模拟和设计电源工具，都可免费下载，例如 LTpowerPlanner、LTpowerCad、 LTspice和 LTpowerPlay。

在电源设计中，精心的布局和布线对于能否实现出色设计至关重要，要为尺寸、精度、效率留出足够空间，以避免在生产中出现问题。我们可以利用多年的测试经验，以及布局工程师具备的专业知识，最终完成电路板生产。

# 精心的设计的效率

设计从图纸上看起来可能毫无问题（也就是说，从原理图角度），甚至在模拟期间也没有任何问题，但真正的测试其实是在布局、PCB制造，以及通过载入电路实施原型制作应力测试之后。这部分使用真实的设计示例，介绍一些技巧来帮助避开陷 阱。我们将介绍几个重要概念，以帮助避开设计缺陷和其他陷阱，以免未来需要重新设计和/或重新制作PCB。图9显示在没有进行细致测试和余量分析的情况下，在设计进入生产之后会如何造成成本急速上涨。

图9. 生产的电路板出现问题时，成本可能急速上涨

# 功率预算

您需要注意在正常情况下按预期运行，但在全速模式或不稳定数据开始出现时（已排除噪声和干扰之后）不能按预期运行的系统。

退出级联阶段时，要避免限流情况。图10所示为一个典型的级联应用：(A) 显示由产生3.3 V电源，电流最大500 mA的ADP5304 降压 稳压器(PSU1)构成的设计。为了提高效率，设计人员应分接3.3 V电轨，而不是5 V输入电源。3.3 V输出被进一步切断，以为PSU2 (LT1965)供电，这款LDO稳压器用于进一步将电压降低至2.5 V，且按照板载2.5 V电路和IC的要求，将最大输出电流限制在1.1 A。

图10. 避开电力树中的限流设计缺陷

这种系统存在一些很典型的隐藏问题。它在正常情况下能够正常运行。但是，当系统初始化并开始全速运行时——例如，当微处理器和/或ADC开始高速采样时——问题就出现了。由于没有稳压器能在输出端生成高于输入端的电压，在图10a中，用于为合 并电路VOUT1 和VOUT2 供电的 VOUT1 最大功率(P = V × I) at is 3.3 V × 0.5 A = 1.65 W .最大功率(P = V × I)为3.3 V × 0.5 A = 1.65 W。得出此数值的前提是效率为100%，但是因为供电过程中会出现损耗，所以实际功率要低于该数值。假定2.5 V电源轨道的最大可用功率为2.75 W。如果电路试图获取这么多的功率，但这种要求得不到满足，就会在PSU1开始限流时出现不规律行为。电流可能由于PSU1而开始限流，更糟的是，有些控制器因过流完全关断。

如果图10a是在成功排除故障后实施，则可能需要更高功率的控制器。最理想的情况是使用与引脚兼容、电流更高的器件进行 替换；最糟糕的情况下，则需要完全重新设计和制造PCB。如果能在概念设计阶段开始之前考虑功率预算，则可以避免潜在的项目计划延迟（参见图9）。

在考虑这一点的情况下，先创建真实的功率预算，然后选择控制器。包括您所需的所有电源电轨：2.5 V、3.3 V、5 V等。包括所 有会消耗每个电轨功率的上拉电阻、离散器件和IC。使用这些值反向工作，以如图10b所示，估算您需要的电源。使用电力树系统设计工具，例如LTpowerPlanner（图11）来轻松创建支持所需的功率预算的电力树。

图11. LTpowerPlanner电源树

# 布局和布线

正确的布局和布线可以避免因错误的走线宽度、错误的通孔、引脚（连接器）数量不足、错误的接触点大小等导致轨道被烧 毁，进而引发电流限制。下面章节介绍了一些值得注意的地方，也提供几个PCB设计技巧。

连接器和引脚接头

将图10中所示的示例的总电流扩展至17 A，那么设计人员必须考虑引脚的电流处理接触能力，如图12所示。一般来说，引脚或 接触点的载流能力受几个因素影响，例如引脚的大小（接触面积）、金属成分等。直径为1.1 mm 1 的典型过孔凸式连接引脚的电 流约为3 A。如果需要17 A，那么应确保您的设计具有足够多的引脚，足以处理总体的载流容量。这可以通过增大每个导体（或触点）的载流能力来轻松实现，并保留一些安全裕度，使其载流能力超过PCB电路的总电流消耗。在本例中，要实现17 A需要6个引脚（且具备1A余量）。V CC 和GND一共需要12个引脚。要减少触点个数，可以考虑使用电源插座或更大的触点。

图12. 物理接触和电流处理能力

布线

用可用的线上PCB工具来帮助确定布局的电流能力。一盎司电轨宽度为1.27 mm的铜质PCB的载流能力约为3 A，电轨宽度为3 mm 时，载流能力约为5 A。还要留出一些余量，所以20 A的电轨的宽度需要达到19 mm（约20 mm）（请注意，本例未考虑温度升高带 来的影响）。从图12可以看出，因为受PSU和系统电路的空间限制，无法实现20 mm电轨宽度。要解决这个问题，一个简单的解 决方案是使用多层PCB。将布线宽度降低到（例如）3 mm，并将这些布线复制到PCB中的所有层上，以确保（所有层中的）布线的总和能够达到至少20 A的载流能力。

过孔和连接

图13显示一个过孔示例，该过孔正在连接控制器的PCB的多个电源层。如果您选择1 A过孔，但需要2 A电流，那么电轨宽度必须 能够携带2 A的电流，且过孔连接也要能够处理这个电流。图13所示的示例至少需要两个过孔（如果空间允许，最好是三个），用于将电流连接至电源层。这个问题经常被忽略，一般只使用一个过孔来进行连接。连接完成后，这个过孔会作为保险丝使用，它会熔断，并断开与相邻层的电源连接。设计不良的过孔后期很难改善和解决，因为熔断的过孔很难注意到，或者被其他器件遮住。

图13. 过孔连接

请注意关于过孔和PCB电轨的下列参数：电轨宽度、过孔尺寸和电气参数受几个因素影响，例如PCB涂层、路由层、工作温度 等，这些因素最终会影响载流能力。以前的PCB设计技巧没有考虑这些依赖关系，但是，设计人员在确定布局参数时，需要注意到这些。目前许多PCB电轨/过孔计算器都可在线使用。设计人员在完成原理图设计后，最好向PCB制造商或布局工程师咨询这些细节。

# 避免过热

有许多因素会导致生热，例如外壳、气流等，但本节主要讲述外露的焊盘。带有外露焊盘的控制器，例如LTC3533、ADP5304、ADP2386、 ADP5054等，如果正确连接至电路板，其热阻会更低。一般来说，如果控制器IC的功率MOSFET是置于裸片之中（即是整片式的），该IC的焊盘通常外露，以便散热。如果转换器IC使用外部功率MOSFET运行（为控制器IC），那么控制IC通常无需要使用外露焊盘，因为它的主要制热源（功率MOSFET）本身就在IC外部。

通常，这些外露的焊盘必须焊接到PCB接地板上才有效。根据IC的不同，也有一些例外，有些控制器会指明，它们可以连接至 隔离的焊盘PCB区域，以作为散热器进行散热。如果不确定，请参阅有关部件的数据表。

当您将外露的焊盘连接到PCB平面或隔离区域时，(a)确保将这些孔（许多排成阵列）连接到地平面以进行散热（热传递）。对于多层PCB接地层，建议利用过孔将焊盘下方所有层上的接地层连在一起。

请注意，关于外露焊盘的讨论是与控制器相关。在其他IC中使用外露焊盘可能需要使用极为不同的处理方法。

结论与汇总

要设计低噪声、不会因为电轨或过孔烧毁而影响系统电路的电源，从成本、效率、效率和PCB面积大小各方面来说都是一项挑战。本文强调了一些设计人员可能会忽略的地方，例如使用功率预算分析来构建电力树，以支持所有的后端负载。

原理图和模拟只是设计的第一步，之后是谨慎的器件定位和路由技术。过孔、电轨和载流能力都必须符合要求，并接受评估。如果接口位置存在开关噪声，或者开关噪声到达IC的功率引脚，那么系统电路会失常，且难以隔离并排除故障。